

In re the Application of : Yoshinobu TAKAGI, et al.

Filed

: Concurrently herewith

For

: DATA TRANSMISSION METHOD AND

Serial No.

: Concurrently herewith

July 13, 2001

Assistant Commissioner of Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith is Japanese Patent Application No. 2001-018645 of January 26, 2001 whose priority has been claimed in the present application.

Respectfully submitted

Xlamson Welfgott Reg. No. 23,072

Reg. No. 23,072

Reg/No. 18,923

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:FUJI 18.846 BHU:priority

Filed Via Express Mail Rec. No.: EL639693587US

On: July 13, 2001

By: Brendy Lynn Belony

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.





日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 1月26日

出 願 番 号

Application Number:

特願2001-018645

出版人


Applicant(s):

富士通株式会社

2001年 4月20日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

0001178

【提出日】

平成13年 1月26日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H04L 12/28

【発明の名称】

データ伝送方法及びそれを用いた伝送装置

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

高木 義信

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

森田 浩隆

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

小松 知世子

【発明者】

ř

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

宮下 卓也

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

谷口 充己

【特許出願人】

【識別番号】

000005223

特2001-018645

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】

伊東 忠彦

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704678

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 データ伝送方法及びそれを用いた伝送装置

【特許請求の範囲】

【請求項1】 複数の入力ポートを持つ入力ポート部と、複数のバッファを持つ出力窓口部との間の接続するスイッチ部を、前記複数のバッファそれぞれのデータ格納状況に応じて選択制御し、

前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納し、

前記複数のバッファから読み出されるデータを時分割多重して送信する ことを特徴とするデータ伝送方法。

【請求項2】 複数の入力ポートを持つ入力ポート部と、

複数のバッファを持つ出力窓口部と、

前記複数の入力ポートと前記複数のバッファとを接続するスイッチ部と、

前記複数のバッファそれぞれのデータ格納状況に応じ、前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行う選択制御回路と、

前記複数のバッファから読み出されるデータを時分割多重して送信する時分割 多重部とを

有することを特徴とする伝送装置。

【請求項3】 請求項2記載の伝送装置において、

前記出力窓口部は、前記データの優先度毎に複数のバッファを有し、

前記選択制御回路は、優先度毎の複数のバッファの格納状況に応じ、前記複数の入力ポートからのデータを前記優先度毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うことを特徴とする伝送装置。

【請求項4】 請求項2記載の伝送装置において、

前記出力窓口部は、前記データの種別毎に複数のバッファを有し、

前記選択制御回路は、種別毎の複数のバッファの格納状況に応じ、前記複数の 入力ポートからのデータを前記種別毎の複数のバッファのうち空きのあるバッフ



アに格納するよう前記スイッチ部の選択制御を行うことを特徴とする伝送装置。

【請求項5】 請求項2記載の伝送装置において、

前記出力窓口部は、前記データの種別及び優先度毎に複数のバッファを有し、 前記選択制御回路は、種別及び優先度毎の複数のバッファの格納状況に応じ、 前記複数の入力ポートからのデータを前記種別及び優先度毎の複数のバッファの うち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うことを 特徴とする伝送装置。

【請求項6】 請求項3乃至5のいずれか記載の伝送装置において、

前記入力ポート部に入力するデータはIPパケットであることを特徴とする伝送装置。

【請求項7】 請求項3乃至6のいずれか記載の伝送装置において、

前記入力ポート部は、複数の入力ポートそれぞれに応じたラベルをデータに付加するラベル挿入部を

有することを特徴とする伝送装置。

【請求項8】 請求項7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれでSON ETフレームを作成して前記時分割多重部に供給するSONETフレーム作成部 を

有することを特徴とする伝送装置。

【請求項9】 請求項7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれで簡易SONETフレームを作成して前記時分割多重部に供給する簡易SONETフレーム作成部を

有することを特徴とする伝送装置。

【請求項10】 請求項7記載の伝送装置において、

前記時分割多重部で多重化されたデータを8B/10B変換して送信する8B /10B変換部を

有することを特徴とする伝送装置。

【発明の詳細な説明】



[0001]

【発明の属する技術分野】

本発明は、データ伝送方法及びそれを用いた伝送装置に関し、ネットワーク内におけるデータ伝送方法及びそれを用いた伝送装置に関する。

[0002]

【従来の技術】

DSL (Digital Subscriber Line), FTTH (Fiber to the Home)等と共に、携帯電話の広帯域化が進むことで、更なるサービスやビジネスが増加し、それらを支える伝送網はさらに広帯域化を要求されることになる。

[0003]

現在、伝送網は伝送速度10Gbpsの伝送装置をベースにしたWDM(Wavelength Division Multiplexing)装置で構成されているが、今後はさらなる伝送容量増大のために伝送速度40Gbpsの伝送装置が必要になる。また、LANの高速化に伴い、LANインタフェースを伝送装置に組み込むことが必要になると考えられる。

[0004]

従来のデータ伝送方式では、図1に示すように、入力されたデータA, B, C, Dは所定の処理順序に従ってバッファリング処理を行われた後、多重処理されて伝送路に送出される。各入力データA~Dのバッファリング処理工程が輻輳することなく完了すれば、伝送路にはスムースにデータが送出される。

[0005]

また、上記伝送装置を構成する半導体集積回路において、512ビット(64 バイト)パラレルで一括処理する場合、例えば65バイトの入力されたパケットデータは入ってきた場合、図2(A)に示すように1クロック目で64バイトを処理した後、2クロック目で残りの1バイトと斜線で示す63バイト分の無駄な空白データが発生する。この無駄なデータをなくすためには、図2(B)に示すように、次に続くパケットと前のパケットとの境目を認識し、512パラレルの中でデータの先頭位置を変えていかなければならない。同時に前のパケットと次



のパケットの先頭が同じクロックで処理されなければならない。従って、単純に パラレル処理をするだけではなくて、非常に複雑な処理が必要となる。

[0006]

【発明が解決しようとする課題】

例えば図1の構成では、データAをバッファリングするバッファに多量のデータが蓄積されている場合には、入力されたデータAがバッファでの処理が停滞したり、オーバーフローして破棄されてしまうおそれがあるという問題があった。この問題が発生すると、着信側でデータの抜けやデータの到着時間の差が発生し、音声や動画等のリアルタイム性を要求されるデータの場合、サービスの品質が大幅に低下することは避けられない。インターネットで使われるHTTPやFTP等の場合、破棄されたデータについて再送制御を行うのでレスポンスが悪化する。

[0007]

また、データAをバッファリングするバッファには多量のデータが蓄積され、データBをバッファリングするバッファには少量のデータが蓄積されている場合は、データAの入力から遅れてデータBが入力された場合であっても、データBの方が先にバッファから出力され、データA, Bの伝送順序が入れ替わるという問題があった。この問題が発生すると、着信側でデータの抜けやデータの到着時間の差が発生し、音声や動画等のリアルタイム性を要求されるデータの場合、サービスの品質が大幅に低下する。

[0008]

また、図2(A)では、半導体集積回路内部のバッファ内に無駄な領域が発生する可能性があることから、半導体集積回路内部でデータの遅延が発生する。これを改善し、次に続くパケットが前のパケットとの境目を認識しようとすると、データの先頭部を識別するための複雑な処理が必要になり、半導体集積回路内部で遅延が大きくなるという問題があった。

[0009]

本発明は、上記の点に鑑みなされたものであり、入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系



統のデータの伝送順序が入れ替わるおそれを低減でき、出力ポートに無駄なバッファ領域が発生せず複雑な処理を必要とせず遅延を低減できるデータ伝送方法及びそれを用いたルータ装置を提供することを目的とする。

[0010]

【課題を解決するための手段】

請求項1に記載の発明は、複数の入力ポートを持つ入力ポート部と、複数のバッファを持つ出力窓口部との間の接続するスイッチ部を、前記複数のバッファそれぞれのデータ格納状況に応じて選択制御し、

前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納し、

前記複数のバッファから読み出されるデータを時分割多重して送信するため、

入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減でき、データは入力ポートから空きのあるバッファに入るのでデータの先頭部を識別する必要がなくなり、出力ポートに無駄なバッファ領域が発生せず、複雑な処理を必要とせず遅延を低減できる。

[0011]

請求項2に記載の発明は、複数の入力ポートを持つ入力ポート部と、

複数のバッファを持つ出力窓口部と、

前記複数の入力ボートと前記複数のバッファとを接続するスイッチ部と、

前記複数のバッファそれぞれのデータ格納状況に応じ、前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行う選択制御回路と、

前記複数のバッファから読み出されるデータを時分割多重して送信する時分割 多重部とを有するため、

入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減でき、データは入力ポートから空きのあるバッファに入るのでデータの先頭部を 識別する必要がなくなり、出力ポートに無駄なバッファ領域が発生せず、複雑な



処理を必要とせず遅延を低減できる。

[0012]

請求項3に記載の発明は、請求項2記載の伝送装置において、

前記出力窓口部は、前記データの優先度毎に複数のバッファを有し、

前記選択制御回路は、優先度毎の複数のバッファの格納状況に応じ、前記複数の入力ポートからのデータを前記優先度毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、

各優先度のデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各優先度の系統のデータの伝送順序が入れ替わるおそれを低減できる。

[0013]

請求項4に記載の発明は、請求項2記載の伝送装置において、

前記出力窓口部は、前記データの種別毎に複数のバッファを有し、

前記選択制御回路は、種別毎の複数のバッファの格納状況に応じ、前記複数の 入力ポートからのデータを前記種別毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、

各種別のデータがバッファでの処理の停滞やオーバーフローにより破棄される おそれを低減でき、各種別のデータの伝送順序が入れ替わるおそれを低減できる

[0014]

請求項5に記載の発明は、請求項2記載の伝送装置において、

前記出力窓口部は、前記データの種別及び優先度毎に複数のバッファを有し、 前記選択制御回路は、種別及び優先度毎の複数のバッファの格納状況に応じ、 前記複数の入力ポートからのデータを前記種別及び優先度毎の複数のバッファの

各種別及び各優先度のデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各種別及び各優先度の系統のデータの伝送順序が入れ替わるおそれを低減できる。

うち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、

[0015]



請求項6に記載の発明は、請求項3乃至5のいずれか記載の伝送装置において

前記入力ポート部に入力するデータはIPパケットである。

[0016]

請求項7に記載の発明は、請求項3乃至6のいずれか記載の伝送装置において

前記入力ポート部は、複数の入力ポートそれぞれに応じたラベルをデータに付加するラベル挿入部を有するため、

受信側伝送装置においてデータに付加されたラベルを用いて、このデータをど の出力ポートから出力するかを決定できる。

[0017]

請求項8に記載の発明は、請求項7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれでSON ETフレームを作成して前記時分割多重部に供給するSONETフレーム作成部 を有するため、

既存のSONETネットワークに本発明の伝送装置が混在でき、処理が簡単である。

[0018]

請求項9に記載の発明は、請求項7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれで簡易SONETフレームを作成して前記時分割多重部に供給する簡易SONETフレーム作成部を有するため、

ポインタ処理が不要で処理が簡単になり、ポインタ値を固定することにより通常のSONETと同様に扱うことができる。

[0019]

請求項10に記載の発明は、請求項7記載の伝送装置において、

前記時分割多重部で多重化されたデータを8B/10B変換して送信する8B /10B変換部を有するため、

SONETと比べてフレームを作成する必要がなく、またSCRの必要も無い



ので処理が簡単となる。

[0020]

付記11に記載の発明は、請求項6記載の伝送装置において、

前記入力ポート部は、IPパケットのMACアドレスを削除し、複数の入力ポートそれぞれに応じたラベルを前記IPパケットに付加するMAC削除ラベル挿入部を有するため、

I Pパケット長を短くでき、データ伝送効率を向上することができ、さらに本 伝送装置間の通信においてARP処理がいらなくなる。

[0021]

付記12に記載の発明は、請求項7記載の伝送装置から送信された信号を受信 する伝送装置において、

受信信号を時分割多重分離した複数のデータそれぞれに付加されているラベル を検出するラベル検出部と、

前記分離した複数のデータそれぞれを格納する複数のバッファと、

前記複数のバッファと複数の出力ポートとを接続する第2のスイッチ部と、

検出されたラベルに応じた出力ポートから前記複数のデータそれぞれを出力するよう前記スイッチ部の選択制御を行う第2の選択制御回路を有するため、

データに付加されたラベルを用いて、このデータをどの出力ポートから出力するかを決定できる。

【発明の実施の形態】

図3は、本発明の送信側伝送装置の第1実施例のブロック構成図を示す。同図中、端子10₁~10_MにはM(Mは例えば16)系統のシリアルデータが入力され、窓口選択制御回路12内の入力ポート部14に供給される。なお、上記のデータとしては例えば2.5GbpsのSONET-OC48(Synchronous Optical Network Optical Carrier lebel 48)信号である。窓口選択制御回路12は、入力ポート部14とスイッチ選択制御部16とスイッチ部18と出力窓口部20とより構成されている。

[0022]



入力ポート部14は端子10 $_1$ ~10 $_M$ それぞれにデータが供給されると、入力データをスイッチ部18に供給すると共に、データが入力された端子10 $_1$ ~10 $_M$ の端子番号を付し出力要求をスイッチ選択制御部16に通知する。出力窓口部20は $_M$ (mは例えば16)個のバッファを有しており、各バッファのデータ格納情報をスイッチ選択制御部16に通知する。なお、各バッファは供給されるシリアルデータをパラレルに変換する $_M$ (シリアル/パラレル)変換器を有している。

[0023]

スイッチ選択制御部16は入力ポート部14から出力要求があると、出力窓口部20のm個のバッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択し、出力要求に付された端子番号の端子(10₁~10_Xのいずれか)と出力窓口部20内で選択したバッファとを接続するようにスイッチ部18を制御する。

[0024]

これにより、端子 $10_1 \sim 10_M$ に入力されたデータは、出力窓口部200最適な出力窓口であるバッファに振り分けられて格納される。出力窓口部200の個のバッファそれぞれは先入れ先出し方式でデータを読み出して時分割多重部22に供給する。時分割多重部22はm個のバッファから供給されるデータを時分割多重して端子24からシリアルに出力する。この出力データは例えば40GbpsのSONET-OC768信号である。

[0025]

このように、出力窓口部 2 0 内に m 個のバッファを設け、それぞれのデータ格納情報に基づいて、入力データは最も空き領域が多いバッファに格納されるため、入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減できる。

[0026]

図4は、本発明の送信側伝送装置の第2実施例のブロック構成図を示す。同図中、端子30 $_1$ ~30 $_X$ にはX(Xは例えば40)系統のシリアルデータが入力



され、窓口選択制御回路32内の入力ポート部34に供給される。窓口選択制御回路32は、入力ポート部34とスイッチ選択制御部36とスイッチ部38と出力窓口部40とより構成されている。なお、上記のデータとしては例えば1Gbpsの信号である。

[0027]

[0028]

ここで、IPパケットは、IPv4 (Internet Protocol version 4)では図5 (A)に示すフォーマットであり、ヘッダの第1オクテットの第8~11ビットにQoS (Quality of Servic e)が設定されている。また、IPv6 (Internet Protocol version 6)では図5 (B)に示すフォーマットであり、ヘッダの第1オクテットの第4~7ビットにQoSが設定されている。なお、IPパケットに付加されるラベルは例えば1バイトで端子301~30Xの端子番号を表しており、送信先の受信側装置で出力ポートを指定するために用いられる。

[0029]

出力窓口部40はj(jは例えば9)個のバッファ41 $_1$ ~41 $_j$ を有しており、バッファ41 $_1$ ~41 $_3$ は高優先度用とされ、バッファ41 $_4$ ~41 $_6$ は中優先度用とされ、バッファ41 $_7$ ~41 $_j$ は低優先度用とされている。出力窓口部40はこれらの各バッファのデータ格納情報をスイッチ選択制御部36に通知する。なお、各バッファは供給されるシリアルデータをパラレルに変換するS/P変換器を有している。

[0030]

スイッチ選択制御部36はQoS値に対応する優先度テーブルが予め設定され



ている。例えば、QoS値が0~3は低優先度、QoS値が4,5は中優先度、QoS値が6,7は高優先度と設定されている。なお、このテーブルは端子37を介して図示しない上位装置から書き換え可能である。

[0031]

スイッチ選択制御部36は入力ポート部34から出力要求があると、この出力要求に付加されたQoS値にて優先度テーブルを参照して優先度を得て、高優先度のI Pパケットはバッファ41 $_1$ ~41 $_3$ 、中優先度のI Pパケットはバッファ41 $_4$ ~41 $_6$ 、低優先度のI Pパケットはバッファ41 $_7$ ~41 $_5$ それぞれのデータ格納情報を調べ、各バッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択し、出力要求に付された端子番号の端子(30 $_1$ ~30 $_X$ のいずれか)と出力窓口部40内で選択したバッファとを接続するようにスイッチ部38を制御する。

[0032]

これにより、端子 30_1 ~ 30_X に入力された IPパケットは、出力窓口部4000 Qo SにA応じた優先度の複数のバッファに振り分けられて格納される。出力窓口部400 j個のバッファそれぞれは先入れ先出し方式でデータを読み出して時分割多重部42 に供給する。時分割多重部42 は供給されるデータを時分割多重して端子44からシリアルに出力する。この出力データは例えば40 Gb ps 0 SONET-OC 768 信号である。

[0033]

図 6 は、入力ポート部 3 4 が実行する入力処理の一実施例のフローチャートを示す。同図中、ステップ S 1 0 で端子 3 0 $_1$ ~ 3 0 $_X$ に入力された I P $_{N}$ ケットを受信し、ステップ S 1 2 で I P $_{N}$ ケットが入力された端子の端子番号のラベルを I P $_{N}$ ケットに付加する。次に、ステップ S 1 4 で受信した I P $_{N}$ ケットが I P $_{N}$ 4 であるか I P $_{N}$ 6 であるかを 判別する。

[0034]

受信したIPパケットがIPv4の場合にはステップS16でIPパケットの ヘッダの第1オクテットの第9~11ビットからQoSを抽出し、IPパケット がIPv6の場合にはステップS18でIPパケットのヘッダの第1オクテット



の第5~8ビットからQoSを抽出する。この後、ステップS20で端子番号及びQoSを付した出力要求をスイッチ選択制御部36に通知し、ステップS22でラベルを付加したIPパケットをスイッチ部38に送出する。この後、ステップS10に進んでステップS10~S22を繰り返す。

[0035]

図7は、スイッチ選択制御部36が実行する選択制御処理の一実施例のフローチャートを示す。同図中、ステップS30で入力ポート部34から出力要求を受信し、ステップS32で出力窓口部40からバッファ41₁~41_jそれぞれのデータ格納情報を読み取る。次に、ステップS34で出力要求に付加されたQoS値にて優先度テーブルを参照して優先度を得、得られた優先度の複数のバッファのデータ格納情報から、各バッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択する。そして、ステップS36で出力要求に付された端子番号の端子と出力窓口部40内で選択したバッファとを接続するようにスイッチ部38を制御する。この後、ステップS30に進んでステップS30~S36を繰り返す。

[0036]

このように、出力窓口部40内で優先度毎に複数のバッファを割り当て、それぞれのデータ格納情報に基づいて、入力IPパケットをそのQoS値に対応する優先度のバッファのうち、最も空き領域が多いバッファを選択して格納することにより、入力されたIPパケットがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各優先度のデータの伝送順序が入れ替わるおそれを低減できる。

[0037]

ところで、インターネット信号は、基本的には相手のコンピュータとのやりとりを行うバースト信号が主であり、「ベストエフォート」という形で伝送される。「ベストエフォート」では、パケットはいつ届くか届かないかさえ保証されることはない。一方、最近増加しているのが、映像配信やインターネット電話等のストリーム信号であり、特に映像配信等では、長時間、連続的に信号が送り続けられることになり、信号が確実に遅延揺らぎも少ないことが求められている。



[0038]

ストリーム信号は、特に映像配信等の場合、長時間にわたり、あまり容量が変化しない信号が流れ続けることになる。このような容量の変化の少ない信号を収容する場合は、伝送路容量近くまで信号を収容しても、パケットの破棄等が発生しない。バースト信号の場合、容量の変化が激しく、このため、通常のトラフィックの容量を上げすぎると、急激に信号が増えた時に、一気にパケットの破棄が発生することになる。従って、通常、使用効率を下げて使うことが必須になる。

[0039]

先の実施例では、同じ優先度で複数のキューを用意し、複数の入力信号が同じ優先度で扱えるようにしているが、優先度が同じレベルの複数の信号がほぼ同時に入ってくるような場合、わずかのタイミングの違いで最初に出力されたり、最後に出力されたりする場合が発生し、信号の遅延時間に揺らぎが生じる。また、優先度が低い信号に大容量のバーストデータが含まれるような場合、揺らぎがさらに大きくなる場合がある。これを解決するのが次の実施例である。

[0040]

図8は、本発明の送信側伝送装置の第3実施例のブロック構成図を示す。同図中、図4と同一部分には同一符号を付す。図8において、端子30₁~30_XにはX(Xは例えば40)系統のシリアルデータが入力され、窓口選択制御回路32内の入力ポート部45に供給される。窓口選択制御回路32は、入力ポート部45とスイッチ選択制御部46とスイッチ部38と出力窓口部40とより構成されている。なお、上記のデータとしては例えば1Gbpsの信号である。

[0041]

入力ポート部45は端子30 $_1$ ~30 $_X$ に対応してラベル挿入部35 $_1$ ~35 $_X$ が設けられており、シリアルデータとして入力される $_I$ Pパケットにそのパケットが入力された端子30 $_1$ ~30 $_X$ の端子番号をラベルとして付加しスイッチ部38に供給する。これと共に、入力ポート部45は入力 $_I$ Pパケットのヘッダ情報内のプロトコルまたは次ヘッダを抽出し、このプロトコルまたは次ヘッダと端子番号を付し出力要求をスイッチ選択制御部46に通知する。

[0042]



ここで、IPパケットは、IPv4では図5(A)に示すフォーマットであり、ヘッダの第3オクテットの第8~15ビットにトランスポート層のプロトコルが設定されている。このプロトコルは、TCP(Transmission Control Protocol)の場合は、値が16進表示の「06」であり、UDP(User Datagram Protocol)の場合は、値が16進表示の「17」である。また、IPv6では図5(B)に示すフォーマットであり、ヘッダの第2オクテットの第16~23ビットに次ヘッダが設定されている。この次ヘッダは、TCPの場合は値が16進表示の「06」であり、UDPの場合は、値が16進表示の「17」である。なお、IPパケットに付加されるラベルは例えば1バイトで端子301~30Xの端子番号を表しており、送信先の受信側装置で出力ポートを指定するために用いられる。

[0043]

出力窓口部40はj(jは例えば9)個のバッファ41 $_1$ ~41 $_j$ を有しており、バッファ41 $_1$ ~41 $_3$ はUDP用途とされ、バッファ41 $_4$ ~41 $_6$ はTCP用途とされ、バッファ41 $_7$ ~41 $_j$ はUDP,TCP以外の用途とされている。出力窓口部40はこれらの各バッファのデータ格納情報をスイッチ選択制御部46に通知する。なお、各バッファは供給されるシリアルデータをパラレルに変換するS \angle P変換器を有している。

[0044]

スイッチ選択制御部46は、プロトコルまたは次ヘッダ等で表されるデータ種別情報に対応するデータ種別テーブルが予め設定されている。例えば、プロトコルまたは次ヘッダの値「17」に対してはUDP用途、プロトコルまたは次ヘッダの値「06」に対してはTCP用途、プロトコルまたは次ヘッダの値「17」「06」以外に対してはUDP, TCP以外の用途が設定されている。なお、このテーブルは端子47を介して図示しない上位装置から書き換え可能である。

[0045]

スイッチ選択制御部46は入力ポート部45から出力要求があると、この出力 要求に付加されたデータ種別情報(プロトコルまたは次へッダの値)にてデータ 種別テーブルを参照して用途を得て、UDP用途のIPパケットはバッファ41



[0046]

これにより、端子 30_1 ~ 30_X に入力された I Pパケットは、出力窓口部40 のデータ種別情報に応じた用途の複数のバッファに振り分けられて格納される。出力窓口部40 の j 個のバッファそれぞれは先入れ先出し方式でデータを読み出して時分割多重部42 に供給する。時分割多重部42 は供給されるデータを時分割多重して端子44 からシリアルに出力する。この出力データは例えば40 G b p s の SONET-OC768 信号である。

[0047]

図9は、入力ポート部45が実行する入力処理の一実施例のフローチャートを示す。同図中、ステップS40で端子 30_1 ~ 30_X に入力されたIPパケットを受信し、ステップS42でIPパケットが入力された端子の端子番号のラベルをIPパケットに付加する。次に、ステップS44で受信したIPパケットがIP V4 であるか IP V6 であるかを判別する。

[0048]

受信したIPパケットがIPv4の場合にはステップS46でIPパケットのヘッダからデータ種別情報(プロトコル)を抽出し、IPパケットがIPv6の場合にはステップS48でIPパケットのヘッダからデータ種別情報(次ヘッダ)を抽出する。この後、ステップS50で端子番号及びデータ種別情報を付した出力要求をスイッチ選択制御部46に通知し、ステップS52でラベルを付加したIPパケットをスイッチ部38に送出する。この後、ステップS40に進んでステップS40~S52を繰り返す。

[0049]

図10は、スイッチ選択制御部46が実行する選択制御処理の一実施例のフローチャートを示す。同図中、ステップS60で入力ポート部45から出力要求を



受信し、ステップS62で出力窓口部40からバッファ41₁~41_jそれぞれのデータ格納情報を読み取る。次に、ステップS64で出力要求に付加されたデータ種別情報にてデータ種別テーブルを参照して用途を得、得られた用途の複数のバッファのデータ格納情報から、各バッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択する。そして、ステップS66で出力要求に付された端子番号の端子と出力窓口部40内で選択したバッファとを接続するようにスイッチ部38を制御する。この後、ステップS60に進んでステップS6

[0050]

上記実施例では、用途毎に複数の出力窓口の信号が、時分割多重して送出されるため、それぞれの信号送出タイミングは同じになり、他のパケットが出終わるまで待ち合わせる必要がなく、遅延揺らぎが発生しない。また、出力窓口毎にこ用途を割り当てて、異なる用途の信号がお互いに干渉しないようにすることが出来る。例えば、ストリーム信号と、バースト信号で、出力窓口を分けることにより、安定したストリーム信号の伝送帯域の確保を簡易に行える。あるいは、特定の企業に貸し出す専用線として、特定の窓口を割り当てれば帯域監視等を行わずとも、確実な帯域割当てを行うことができる。

[0051]

[0052]



情報内のQoSとプロトコルまたは次ヘッダとを抽出し、このQoSとプロトコルまたは次ヘッダと端子番号とを付し出力要求をスイッチ選択制御部56に通知する。

[0053]

ここで、IPパケットは、IPv4では図5(A)に示すフォーマットであり、ヘッダの第1オクテットの第8~11ビットにQoSが設定され、ヘッダの第3オクテットの第8~15ビットにトランスポート層のプロトコルが設定されている。このプロトコルは、TCPの場合は、値が16進表示の「06」であり、UDPの場合は、値が16進表示の「17」である。また、IPv6では図5(B)に示すフォーマットであり、ヘッダの第1オクテットの第4~7ビットにQoSが設定され、ヘッダの第2オクテットの第16~23ビットに次ヘッダが設定されている。この次ヘッダは、TCPの場合は値が16進表示の「06」であり、UDPの場合は、値が16進表示の「17」である。なお、IPパケットに付加されるラベルは例えば1バイトで端子301~30xの端子番号を表しており、送信先の受信側装置で出力ポートを指定するために用いられる。

[0054]

[0055]



スイッチ選択制御部56は、QoSとプロトコルまたは次へッダ等で表されるデータ種別情報とに対応するデータ種別テーブルが予め設定されている。例えば、プロトコルまたは次へッダの値「17」に対してはUDP用途、プロトコルまたは次へッダの値「06」に対してはTCP用途、プロトコルまたは次へッダの値「17」「06」以外に対してはUDP, TCP以外の用途が設定され、各用途毎にQoS値が0~3は低優先度、QoS値が4,5は中優先度、QoS値が6,7は高優先度と設定されている。なお、このテーブルは端子57を介して図示しない上位装置から書き換え可能である。

[0056]

[0057]

これにより、端子 30_1 ~ 30_X に入力された I Pパケットは、出力窓口部400 の用途と優先度とに応じた複数のバッファに振り分けられて格納される。出力窓口部400 k個のバッファそれぞれは先入れ先出し方式でデータを読み出して時分割多重部42 に供給する。時分割多重部42 は供給されるデータを時分割多重して端子44 からシリアルに出力する。この出力データは例えば40 G b p s の S O N E T -0 C 76 8 信号である。

[0058]

図12は、入力ポート部55が実行する入力処理の一実施例のフローチャート



を示す。同図中、ステップS70で端子 30_1 ~ 30_X に入力されたIPパケットを受信し、ステップS72でIPパケットが入力された端子の端子番号のラベルをIPパケットに付加する。次に、ステップS74で受信したIPパケットがIP v 4 であるか IP v 6 であるかを判別する。

[0059]

受信したIPパケットがIPv4の場合にはステップS76でIPパケットのヘッダからデータ種別情報(プロトコル)及びQoSを抽出し、IPパケットがIPv6の場合にはステップS78でIPパケットのヘッダからデータ種別情報(次ヘッダ)及びQoSを抽出する。この後、ステップS80で端子番号及びデータ種別情報及びQoSを付した出力要求をスイッチ選択制御部56に通知し、ステップS82でラベルを付加したIPパケットをスイッチ部38に送出する。この後、ステップS70に進んでステップS70~S82を繰り返す。

[0060]

図13は、スイッチ選択制御部56が実行する選択制御処理の一実施例のフローチャートを示す。同図中、ステップS90で入力ポート部55から出力要求を受信し、ステップS92で出力窓口部40からバッファ41₁~41_kそれぞれのデータ格納情報を読み取る。次に、ステップS94で出力要求に付加されたデータ種別情報にてデータ種別テーブルを参照して用途と優先度を得、得られた用途と優先度に応じた複数のバッファのデータ格納情報から、各バッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択する。そして、ステップS96で出力要求に付された端子番号の端子と出力窓口部40内で選択したバッファとを接続するようにスイッチ部38を制御する。この後、ステップS90に進んでステップS90~S96を繰り返す。

[0061]

このように、出力窓口部40内で用途及び優先度毎に複数のバッファを割り当て、それぞれのデータ格納情報に基づいて、入力IPパケットをそのQoS値とデータ種別情報に対応する用途及び優先度のバッファのうち、最も空き領域が多いバッファを選択して格納することにより、入力されたIPパケットがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、より細か



なサービスに対し、伝送帯域を割り当てること可能となる。

[0062]

図14は、本発明の送信側伝送装置の第5実施例のブロック構成図を示す。同図中、入力ポート部60の入力ポート62 $_1$ ~62 $_n$ には $_n$ 系統のシリアルデータが入力される。なお、上記のデータとしては例えば $_1$ Gb $_p$ sの信号である。

[0063]

入力ポート部60には入力ポート62 $_1$ ~62 $_n$ に対応してラベル挿入部64 $_1$ ~64 $_n$ が設けられており、シリアルデータとして入力されるIPパケットに、そのパケットが入力された入力ポート62 $_1$ ~62 $_n$ の端子番号をラベルとして付加しプライオリティ検出部66 $_1$ ~66 $_n$ に供給する。プライオリティ検出部66 $_1$ ~66 $_n$ に供給する。プライオリティ検出部66 $_1$ ~66 $_n$ に供給されるIPパケットのヘッダ情報内のQoSとプロトコルまたは次ヘッダとを抽出し、このQoSとプロトコルまたは次ヘッダと端子番号とを付し出力要求をスイッチ選択制御部68に通知し、また、ラベルの付されたIPパケットをスイッチ部70に供給する。なお、IPパケットに付加されるラベルは例えば1バイトで入力ポート62 $_1$ ~62 $_n$ の端子番号を表しており、送信先の受信側装置で出力ポートを指定するために用いられる。

[0064]

ここで、IPパケットは、IPv4では図5(A)に示すフォーマットであり、ヘッダの第1オクテットの第8~11ビットにQoSが設定され、ヘッダの第3オクテットの第8~15ビットにトランスポート層のプロトコルが設定されている。このプロトコルは、TCPの場合は、値が16進表示の「06」であり、UDPの場合は、値が16進表示の「17」である。また、IPv6では図5(B)に示すフォーマットであり、ヘッダの第1オクテットの第4~7ビットにQoSが設定され、ヘッダの第2オクテットの第16~23ビットに次ヘッダが設定されている。この次ヘッダは、TCPの場合は値が16進表示の「06」であり、UDPの場合は、値が16進表示の「17」である。

[0065]

出力窓口部 72 は k (k は 例えば 27) 個のバッファ $74_1 \sim 74_k$ を 有しており、バッファ $74_1 \sim 74_3$ は UDP用途の 高優先度とされ、バッファ 74_4



 \sim 74 $_6$ はUDP用途の中優先度とされ、バッファ74 $_7$ \sim 74 $_9$ はUDP用途の低優先度とされている。また、バッファ74 $_1$ 0 \sim 74 $_1$ 2はTCP用途の高優先度とされ、バッファ74 $_1$ 3 \sim 74 $_1$ 5はTCP用途の中優先度とされ、バッファ74 $_1$ 6 \sim 74 $_1$ 8はTCP用途の低優先度とされ、バッファ74 $_1$ 9 \sim 74 $_2$ 1はUDP,TCP以外の用途の高優先度とされ、バッファ74 $_2$ 2 \sim 74 $_2$ 4はUDP,TCP以外の用途の中優先度とされ、バッファ74 $_2$ 5 \sim 74 $_3$ 4はUDP,TCP以外の用途の中優先度とされ、バッファ74 $_2$ 5 \sim 74 $_3$ 6なUDP,TCP以外の用途の中優先度とされている。出力窓口部72はこれらの各バッファのデータ格納情報をスイッチ選択制御部68に通知する。なお、各バッファは供給されるシリアルデータをパラレルに変換するS/P変換器を有している。

[0066]

スイッチ選択制御部68は、QoSとプロトコルまたは次ヘッダ等で表されるデータ種別情報とに対応するデータ種別テーブルが予め設定されている。例えば、プロトコルまたは次ヘッダの値「17」に対してはUDP用途、プロトコルまたは次ヘッダの値「06」に対してはTCP用途、プロトコルまたは次ヘッダの値「17」「06」以外に対してはUDP, TCP以外の用途が設定され、各用途毎にQoS値が0~3は低優先度、QoS値が4,5は中優先度、QoS値が6,7は高優先度と設定されている。

[0067]

スイッチ選択制御部 6 8 は入力ポート部 6 0 から出力要求があると、この出力要求に付加されたデータ種別情報(プロトコルまたは次へッダの値)にてデータ種別テーブルを参照して用途及び優先度を得て、この用途及び優先度に対応するバッファのデータ格納情報を調べる。例えば、UDP用途で高優先度のIPパケットはバッファ $74_1 \sim 74_3$ のデータ格納情報を調べ、TCP用途で中優先度のIPパケットは $74_4 \sim 74_6$ のデータ格納情報を調べ、UDP,TCP以外の用途の低優先度のIPパケットはバッファ $74_25 \sim 74_k$ のデータ格納情報を調べる。そして、各バッファ内で現在書き込みを行っておらず最も空き領域が多いバッファを選択し、出力要求に付された端子番号の入力ポート($62_1 \sim 62_n$ のいずれか)と、出力窓口部 72 内で選択したバッファとを接続するように



スイッチ部70を制御する。

[0068]

これにより、入力ポート62 $_1$ ~62 $_n$ に入力されたIPパケットは、出力窓口部72の用途と優先度とに応じた複数のバッファに振り分けられて格納される。出力窓口部72の $_k$ 個のバッファ74 $_1$ ~74 $_k$ それぞれは、先入れ先出し方式でデータを読み出して $_1$ 0 NETフレーム作成部76 $_1$ ~76 $_k$ に供給する。 $_1$ 0 NETフレーム作成部76 $_1$ ~76 $_k$ それぞれはバッファから供給されるラベルの付されたIPパケットを $_1$ 0 NETにマッピングするためにパスオーバーヘッドを挿入し、ポインタ処理で $_1$ 1 の作成を行って時分割多重部78に供給する。

[0069]

時分割多重部78は供給されるSONETフレームを時分割多重してS/LOH(セクション/ラインオーバーヘッド)挿入部80にシリアルに供給する。S/LOH挿入部80は供給されるシリアルデータにセクションオーバーヘッド及びラインオーバーヘッドを挿入する。この後、SCR(スクランブル)部82でスクランブルをかけ、E/O(電気/光)変換部84で光信号に変換して、例えば40GbpsのSONET-OC768信号として光ファイバネットワーク86に送出する。

[0070]

図15は、本発明の受信側伝送装置の第1実施例のブロック構成図を示す。これは図14の送信側回路に対応する受信側回路である。図15において、光ファイバネットワーク86を伝送された40GbpsのSONET-OC768信号はE/O変換部88で受信され電気信号に変換される。この後、DSCR(デスクランブル)部90でスクランブルが解かれ、S/LOH終端部92でセクションオーバーヘッド及びラインオーバーヘッドを除去されたシリアルデータとされ、時分割多重部94に供給される。

[0071]

時分割多重部 94 は多重信号を SONET フレームに分離し、各 SONET フレームを出力窓口部 96 内の SONET フレーム終端部 $98_1 \sim 98_k$ それぞれ



に供給する。 $SONETフレーム終端部98_1 \sim 98_k$ それぞれは $SONETフレームのポインタ処理を行ってパスオーバーヘッドを除去し、ラベルの付された I Pパケットの形態に変換してバッファ<math>100_1 \sim 100_k$ それぞれに格納する。バッファ $100_1 \sim 100_k$ は先入れ先出し方式でデータを読み出してラベル 検出部 $102_1 \sim 102_k$ に供給する。

[0072]

ラベル検出部 $102_1\sim 102_k$ は各 I Pパケットに付されたラベルを検出し、検出したラベルをバッファ番号($1\sim k$)と共に出力要求に付してスイッチ選択制御部104 に通知する。これと共に、ラベルを除去した I Pパケットをスイッチ部 106 に供給する。スイッチ選択制御部 104 は出力要求を通知したバッファ番号の I Pパケットを、出力要求に付されたラベルで指示される端子番号の出力ポート(出力ポート部 108 内の出力ポート $110_1\sim 100_n$ のいずれか)に接続するようにスイッチ部 106 を制御する。これにより、各 I Pパケットはラベルで指示された出力ポート $110_1\sim 100_n$ から出力される。

[0073]

このようにして、既存のSONETネットワークに本発明の伝送装置が混在でき、SONETの伝送装置は内部回路も技術が確立されているため、処理が簡単であるというメリットがある。また、入力ポートの一部をSONET信号に割り当てることにより、SONET信号とパケット信号を混在して送信することができる。

[0074]

図16は、本発明の送信側伝送装置の第6実施例のブロック構成図を示す。同図中、図14と同一部分には同一符号を付し、その説明を省略する。この実施例では図14のSONETフレーム作成部 76_1 ~ 76_k の代わりに簡易SONETフレーム作成部 176_1 ~ 176_k を用いている。

[0075]

簡易SONETフレーム作成部 $176_1 \sim 176_k$ それぞれはバッファから供給されるラベルの付された IPパケットにパスオーバーヘッドを挿入することなく、ポインタ値として固定値を挿入して簡易型SONETフレームを作成し、作



成した簡易型SONETフレームを時分割多重部78に供給する。

[0076]

図17は、本発明の受信側伝送装置の第2実施例のブロック構成図を示す。これは図16の送信側回路に対応する受信側回路である。図17において、図15と同一部分には同一符号を付し、その説明を省略する。この実施例では図15の SONETフレーム終端部 $98_1 \sim 98_k$ の代わりに簡易SONETフレーム終端部 $198_1 \sim 198_k$ を用いる点である。

[0077]

簡易SONETフレーム終端部 $198_1 \sim 198_k$ それぞれはSONETフレームのポインタ処理を行うことなくSONETフレームのポインタ値を除去してラベルの付された IPパケットの形態に変換してバッファ $100_1 \sim 100_k$ それぞれに格納する。

[0078]

本実施例ではデータをマッピングした簡易型SONETフレームはポインタ値を固定することにより通常のSONETと同様に扱えポインタ処理も不要となり、既存のSONETネットワークに本装置を混在することが可能となる。

[0079]

図18は、本発明の送信側伝送装置の第7実施例のブロック構成図を示す。同図中、図14と同一部分には同一符号を付し、その説明を省略する。この実施例ではSONETフレームに代えて8B/10B符号変換フレームを用いる。このため、出力窓口部172にはk個のバッファ74 $_1$ ~74 $_k$ だけが設けられている。バッファ74 $_1$ ~74 $_k$ から読み出されたラベルの付されたIPパケットは時分割多重部78で時分割多重されシリアルデータとして8B/10B符号変換部180に供給され、ここで8B/10B符号変換される。その後、E/O変換部84で光信号に変換して、光ファイバネットワーク86に送出する。

[0080]

図19は、本発明の受信側伝送装置の第3実施例のブロック構成図を示す。これは図18の送信側回路に対応する受信側回路である。図19において、図15と同一部分には同一符号を付し、その説明を省略する。この実施例では光ファイ



バネットワーク86を伝送された光信号はE/O変換部88で受信され電気信号に変換された後、8B/10B符号逆変換部192に供給され、ここで8B/10B符号逆変換されて時分割多重部94に供給される。また、時分割多重部94で分離された各IPパケットはバッファ 100_1 ~ 100_k それぞれに格納される。

[0081]

この実施例では、SONETと比べてフレームを作成する必要がなく、またSCRの必要も無いので処理が簡単となる。また、フレームなしで伝送するため多重前と分割後でデータ並びが変わるものの、ラベルに入力ポート情報を持っているため、出力窓口部96の同じバッファに一連のデータが入らなくてもデータを復元することが可能となる。

[0082]

図20は、本発明の送信側伝送装置の第8実施例のブロック構成図を示す。同図中、図14と同一部分には同一符号を付し、その説明を省略する。この実施例では図14のラベル挿入部64 $_1$ ~64 $_n$ の代わりにMAC削除ラベル挿入部164 $_1$ ~164 $_n$ を用いている。MAC削除ラベル挿入部164 $_1$ ~164 $_n$ それぞれは、シリアルデータとして入力されるIPパケットのMACアドレスを削除し、そのパケットが入力された入力ポート62 $_1$ ~62 $_n$ の端子番号をラベルとして付加しプライオリティ検出部66 $_1$ ~66 $_n$ に供給する。

[0083]

ここで、入力信号がIPパケットの場合、受信側装置とのデータリンクの確立は、SONET装置間の通信であるのでIEEE802.3/802.2を使う必要がない。従って、IPパケットのMACヘッダに含まれるDA(宛先アドレス)とSA(送信元アドレス)のMACアドレスは受信側装置との通信には不要である。そこで、本実施例では図21(A), (B) それぞれに示すEather2, IEEE802.3それぞれのIPパケットにおけるDA, SAを削除して、図21(C), (D) それぞれに示す形態で通信を行う。これにより、IPパケット長を短くでき、データ伝送効率を向上させている。また、上記SONET装置間の通信の通信ではARP(Address Resolution P



rotocol) 処理がいらなくなる。

[0084]

図22は、本発明の受信側伝送装置の第4実施例のブロック構成図を示す。これは図20の送信側回路に対応する受信側回路である。図22において、図15と同一部分には同一符号を付し、その説明を省略する。この実施例では出力ポート部108内にMAC作成部200 $_1$ ~200 $_n$ が設けられ、スイッチ部106から供給されるIPパケットはMAC作成部200 $_1$ ~200 $_n$ それぞれで出力ポート1101~100 $_n$ に対応したDA(宛先アドレス)と、SA(送信元アドレス)のMACアドレスを付与されて出力ポート110 $_1$ ~100 $_n$ から出力される。

[0085]

(付記1) 複数の入力ポートを持つ入力ポート部と、複数のバッファを持つ出力窓口部との間の接続するスイッチ部を、前記複数のバッファそれぞれのデータ格納状況に応じて選択制御し、

前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納し、

前記複数のバッファから読み出されるデータを時分割多重して送信する ことを特徴とするデータ伝送方法。

[0086]

(付記2) 複数の入力ポートを持つ入力ポート部と、

複数のバッファを持つ出力窓口部と、

前記複数の入力ポートと前記複数のバッファとを接続するスイッチ部と、

前記複数のバッファそれぞれのデータ格納状況に応じ、前記複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行う選択制御回路と、

前記複数のバッファから読み出されるデータを時分割多重して送信する時分割 多重部とを

有することを特徴とする伝送装置。

[0087]



(付記3) 付記2記載の伝送装置において、

前記出力窓口部は、前記データの優先度毎に複数のバッファを有し、

前記選択制御回路は、優先度毎の複数のバッファの格納状況に応じ、前記複数の入力ポートからのデータを前記優先度毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うことを特徴とする伝送装置。

[0088]

(付記4) 付記2記載の伝送装置において、

前記出力窓口部は、前記データの種別毎に複数のバッファを有し、

前記選択制御回路は、種別毎の複数のバッファの格納状況に応じ、前記複数の 入力ポートからのデータを前記種別毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うことを特徴とする伝送装置。

[0089]

(付記5) 付記2記載の伝送装置において、

前記出力窓口部は、前記データの種別及び優先度毎に複数のバッファを有し、 前記選択制御回路は、種別及び優先度毎の複数のバッファの格納状況に応じ、 前記複数の入力ポートからのデータを前記種別及び優先度毎の複数のバッファの うち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うことを 特徴とする伝送装置。

[0090]

(付記6) 付記3乃至5のいずれか記載の伝送装置において、

前記入力ポート部に入力するデータはIPパケットであることを特徴とする伝送装置。

[0091]

(付記7) 付記3乃至6のいずれか記載の伝送装置において、

前記入力ポート部は、複数の入力ポートそれぞれに応じたラベルをデータに付加するラベル挿入部を

有することを特徴とする伝送装置。

[0092]



(付記8) 付記7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれでSON ETフレームを作成して前記時分割多重部に供給するSONETフレーム作成部 を

有することを特徴とする伝送装置。

[0093]

(付記9) 付記7記載の伝送装置において、

前記出力窓口部は、複数のバッファから読み出されるデータそれぞれで簡易SONETフレームを作成して前記時分割多重部に供給する簡易SONETフレーム作成部を

有することを特徴とする伝送装置。

[0094]

(付記10) 付記7記載の伝送装置において、

前記時分割多重部で多重化されたデータを8B/10B変換して送信する8B/10B変換部を

有することを特徴とする伝送装置。

[0095]

(付記11) 付記6記載の伝送装置において、

前記入力ポート部は、IPパケットのMACアドレスを削除し、複数の入力ポートそれぞれに応じたラベルを前記IPパケットに付加するMAC削除ラベル挿入部を

有することを特徴とする伝送装置。

[0096]

(付記12) 付記7記載の伝送装置から送信された信号を受信する伝送装置において、

受信信号を時分割多重分離した複数のデータそれぞれに付加されているラベル を検出するラベル検出部と、

前記分離した複数のデータそれぞれを格納する複数のバッファと、

前記複数のバッファと複数の出力ポートとを接続する第2のスイッチ部と、



検出されたラベルに応じた出力ポートから前記複数のデータそれぞれを出力す るよう前記スイッチ部の選択制御を行う第2の選択制御回路を

有することを特徴とする伝送装置。

[0097]

【発明の効果】

上述の如く、請求項1に記載の発明は、複数の入力ポートからのデータを複数のバッファのうち空きのあるバッファに格納し、複数のバッファから読み出されるデータを時分割多重して送信するため、入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減でき、データは入力ポートから空きのあるバッファに入るのでデータの先頭部を識別する必要がなくなり、出力ポートに無駄なバッファ領域が発生せず、複雑な処理を必要とせず遅延を低減できる。

[0098]

請求項2に記載の発明は、複数のバッファそれぞれのデータ格納状況に応じ、 複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファ に格納するよう前記スイッチ部の選択制御を行い、複数のバッファから読み出さ れるデータを時分割多重して送信するため、入力されたデータがバッファでの処 理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減でき、データは入力ポートから空きの あるバッファに入るのでデータの先頭部を識別する必要がなくなり、出力ポート に無駄なバッファ領域が発生せず、複雑な処理を必要とせず遅延を低減できる。

[0099]

請求項3に記載の発明では、出力窓口部は、前記データの優先度毎に複数のバッファを有し、選択制御回路は、優先度毎の複数のバッファの格納状況に応じ、前記複数の入力ポートからのデータを前記優先度毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、各優先度のデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各優先度の系統のデータの伝送順序が入れ替わるおそれを低減できる



[0100]

請求項4に記載の発明では、出力窓口部は、前記データの種別毎に複数のバッファを有し、選択制御回路は、種別毎の複数のバッファの格納状況に応じ、複数の入力ポートからのデータを種別毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、別のデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各種別のデータの伝送順序が入れ替わるおそれを低減できる。

[0101]

請求項5に記載の発明では、出力窓口部は、データの種別及び優先度毎に複数のバッファを有し、選択制御回路は、種別及び優先度毎の複数のバッファの格納状況に応じ、複数の入力ポートからのデータを前記種別及び優先度毎の複数のバッファのうち空きのあるバッファに格納するよう前記スイッチ部の選択制御を行うため、各種別及び各優先度のデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、各種別及び各優先度の系統のデータの伝送順序が入れ替わるおそれを低減できる。

[0102]

請求項7に記載の発明では、入力ポート部は、複数の入力ポートそれぞれに応じたラベルをデータに付加するラベル挿入部を有するため、受信側伝送装置においてデータに付加されたラベルを用いて、このデータをどの出力ポートから出力するかを決定できる。

[0103]

請求項8に記載の発明では、出力窓口部は、複数のバッファから読み出されるデータそれぞれでSONETフレームを作成して前記時分割多重部に供給するSONETフレーム作成部を有するため、既存のSONETネットワークに本発明の伝送装置が混在でき、処理が簡単である。

[0104]

請求項9に記載の発明では、出力窓口部は、複数のバッファから読み出される データそれぞれで簡易SONETフレームを作成して前記時分割多重部に供給す る簡易SONETフレーム作成部を有するため、ポインタ処理が不要で処理が簡



単になり、ポインタ値を固定することにより通常のSONETと同様に扱うことができる。

[0105]

請求項10に記載の発明は、時分割多重部で多重化されたデータを8B/10 B変換して送信する8B/10B変換部を有するため、SONETと比べてフレームを作成する必要がなく、またSCRの必要も無いので処理が簡単となる。

[0106]

付記11に記載の発明では、入力ポート部は、IPパケットのMACアドレスを削除し、複数の入力ポートそれぞれに応じたラベルを前記IPパケットに付加するMAC削除ラベル挿入部を有するため、IPパケット長を短くでき、データ伝送効率を向上することができ、さらに本伝送装置間の通信においてARP処理がいらなくなる。

[0107]

付記12に記載の発明は、受信信号を時分割多重分離した複数のデータそれぞれに付加されているラベルを検出し、検出されたラベルに応じた出力ポートから複数のデータそれぞれを出力するよう選択制御を行うため、データに付加されたラベルを用いて、このデータをどの出力ポートから出力するかを決定できる。

【図面の簡単な説明】

【図1】

従来のデータ伝送方式を説明するための図である。

【図2】

従来の技術及び解決しようとする課題を説明する図である。

【図3】

本発明の送信側伝送装置の第1実施例のブロック構成図である。

【図4】

本発明の送信側伝送装置の第2実施例のブロック構成図である。

【図5】

IPパケットのフォーマットを示す図である。

【図6】



入力ポート部34が実行する入力処理の一実施例のフローチャートである。

【図7】

スイッチ選択制御部36が実行する選択制御処理の一実施例のフローチャートである。

【図8】

本発明の送信側伝送装置の第3実施例のブロック構成図である。

【図9】

入力ポート部45が実行する入力処理の一実施例のフローチャートである。

【図10】

スイッチ選択制御部46が実行する選択制御処理の一実施例のフローチャートである。

【図11】

本発明の送信側伝送装置の第4実施例のブロック構成図である。

【図12】

入力ポート部55が実行する入力処理の一実施例のフローチャートである。

【図13】

スイッチ選択制御部56が実行する選択制御処理の一実施例のフローチャートである。

【図14】

本発明の送信側伝送装置の第5実施例のブロック構成図である。

【図15】

本発明の受信側伝送装置の第1実施例のブロック構成図である。

【図16】

本発明の送信側伝送装置の第6実施例のブロック構成図である。

【図17】

本発明の受信側伝送装置の第2実施例のブロック構成図である。

【図18】

本発明の送信側伝送装置の第7実施例のブロック構成図である。

【図19】

本発明の受信側伝送装置の第3実施例のブロック構成図である。

【図20】

本発明の送信側伝送装置の第8実施例のブロック構成図である。

【図21】

MACアドレスの削除を説明するための図である。

【図22】

本発明の受信側伝送装置の第4実施例のブロック構成図である。

【符号の説明】


- $10_1 \sim 10_M$, $30_1 \sim 30_X$ 端子
- 12,32 窓口選択制御回路
- 14,34 入力ポート部
- 16,36 スイッチ選択制御部
- 18,38 スイッチ部
- 20,40 出力窓口部



図面


【図1】

従来のデータ伝送方式を説明するための図




【図2】

従来の技術及び解釈する課題を説明する図



【図3】


本発明の送信側伝送装置の第1実施例のブロック構成図





【図4】

本発明の送信側伝送装置の第2実施例のブロック構成図





【図5】

IPパケットのフォーマットを示す図

(A) ·


0 4	8 11	16	20	24	31	
パージョン ヘッダ長	oos To	os	パケット長			
識別子			フラグオフセット			
生存時間	プロトコル	IV.	ヘッタ・チェックサム			
送信元IPアドレス						
宛先IPアドレス						
オプション				パデ	ィング	

(B)

0	4	8	16	20	24	3			
ハージ	ン QOS		フローラベル						
	ペイ	イロード長		次ヘッダ	· · · · · · · · · · · · · · · · · · ·	ホップ制限			
送信	元IPアドレ	ノス							
						,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			
		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,							
宛	先IPアドレ	ス	•••••						
			•••••						
•••••		••••••							


【図6】

入力ポート部34が実行する入力処理の一実施例のフローチャート




【図7】

スイッチ選択制御部36が実行する選択制御処理の一実施例のフローチャート




[図8]

本発明の送信側伝送装置の第3実施例のブロック構成図




【図9】

入力ポート部45が実行する入力処理の一実施例のフローチャート



【図10】


スイッチ選択制御部46が実行する選択制御処理の一実施例のフローチャート



1 0


【図11】

本発明の送信側伝送装置の第4実施例のブロック構成図




【図12】

入力ポート部55が実行する入力処理の一実施例のフローチャート




【図13】

スイッチ選択制御部56が実行する選択制御処理の一実施例のフローチャート




【図14】

本発明の送信側伝送装置の第5実施例のブロック構成図




【図15】

本発明の受信側伝送装置の第1実施例のブロック構成図




【図16】

本発明の送信側伝送装置の第6実施例のブロック構成図




【図17】

本発明の受信側伝送装置の第2実施例のブロック構成図




【図18】

本発明の送信側伝送装置の第7実施例のブロック構成図




【図19】

本発明の受信側伝送装置の第3実施例のブロック構成図



【図20】

本発明の送信側伝送装置の第8実施例のブロック構成図




【図21】

MACアドレスの削除を説明するための図

			•		7	
FCS		FCS		FCS		FCS
:ータグラム		Pデータグラム		データグラム		ムラガターギqi
₽Ţ		ТГС		<u>a</u>		ТГС
ТҮРЕ		LENGT H		TYPE		ラヘル LENGT H
SA	2.3	SA	72	ずん	02.3	ずべん
DA	IEEE80	DA	Eathe		IEEE8	
€		(B)		<u>©</u>		(Q)
	DA SA TYPE IPデータグラム	DA SA TYPE IPデータグラム IEEE802.3	DA SA TYPE IPデータグラム IEEE802.3 DA SA LENGT LLC IPデータグラム ILC	DA SA TYPE IPデータグラム IEEE802.3 DA SA LENGT LLC IPデータグラム Eather2	DA SA TYPE IPデータグラム IEEE802.3	DA SA TYPE IPデータグラム IEEE802.3 LENGT LLC IPデータグラム Eather2 ラベル TYPE IPデータグラム FEE802.3 IEEE802.3

【図22】

本発明の受信側伝送装置の第4実施例のブロック構成図





【書類名】 要約書

【要約】

【課題】 本発明は、入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減できるデータ伝送方法及びそれを用いたルータ装置を提供することを目的とする。

【解決手段】 複数の入力ポートを持つ入力ポート部と、複数のバッファを持つ 出力窓口部との間の接続するスイッチ部を、前記複数のバッファそれぞれのデータ格納状況に応じて選択制御し、複数の入力ポートからのデータを前記複数のバッファのうち空きのあるバッファに格納し、複数のバッファから読み出されるデータを時分割多重して送信するため、入力されたデータがバッファでの処理の停滞やオーバーフローにより破棄されるおそれを低減でき、複数の系統のデータの伝送順序が入れ替わるおそれを低減でき、データは入力ポートから空きのあるバッファに入るのでデータの先頭部を識別する必要がなくなり、出力ポートに無駄なバッファ領域が発生せず、複雑な処理を必要とせず遅延を低減できる。

【選択図】 図3

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社